Page 1 of 2 Searching PAJ

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2000-091565

(43) Date of publication of application: 31.03.2000

(51) Int. CI.

H01L 29/78 H01L 21/336

(21) Application number : 10-254040

(71) Applicant: SANYO ELECTRIC CO LTD

(22) Date of filing:

08.09.1998 (72) Inventor: KUBO HIROTOSHI


KUWAKO EIICHIRO

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To save labor in a manufacturing process and greatly reduce the manufacturing cost by omitting a photomask process which was necessary for forming a thick oxide film and a source region.

SOLUTION: In this method, after a gate electrode 13 is formed selectively, a channel region 16 and an impurity diffused region 17A are formed and an NSG film 15A is further formed over the entire surface, and a source region is formed by dividing the impurity diffused region 17A into parts at the same time as with formation of a gate contact OP. Therefore, the photomask process which was necessary for forming a source region can be eliminated. Therefore, a photomask is required in only three processes of formation of a patterning mask for forming a gate electrode, formation for forming an opening OP for making



contact with a gate electrode (formation of a recessed part OB1 for forming a source region) and the mask formation for patterning a wiring layer. Since only three photomasks need to be used in all in this way, a mask process and a process involved therein can be eliminated.

LEGAL STATUS

[Date of request for examination]

06, 09, 2000

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

(19)日本国特許庁(JP)

(12) 公開特許公報 (A)

(11)特許出顧公開番号 特開2000-91565

(P2000-91565A)

(43)公開日 平成12年3月31日(2000.3.31)

(51) Int.Cl.7 H01L 29/78 識別記号

ΓI

テーマコート*(参考)

H01L 29/78

652N 658F

21/336

審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番号

(22)出顧日

特頭平10-254040

(71)出題人 000001889

三洋電機株式会社

平成10年9月8日(1998.9.8)

大阪府守口市京阪本道2丁目5番5号

(72) 発明者 久保 博稔

大阪府守口市京阪本通2丁目5番5号 三

并電機株式会社内

(72)発明者 桑子 榮一郎

大阪府守口市京阪本通2丁目5番5号 三

异重摄株式会社内

(74)代理人 100076794


弁理士 安富 耕二 (外1名)

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 パワーMOSFET、およびその製造方法に 於いて、特にマスク工程の削減に関し、またそれによる 寄生容量の削減を抑制するものである。

【解決手段】 半導体チップの全面に厚い絶縁膜3の代 わりにゲート絶縁膜12を形成し、とれを誘電体とする ゲートードレイン間の寄生要領を削除領域ELを設けて 抑制する。



(2)

特開2000-91565

7.

[特許請求の範囲]

【請求項1】 半導体チップの一構成要素である一導電 型の半導体基板の表層に、一導電型のドレイン層を形成 する工程と、

前記ドレイン層上に前記半導体チップ周囲に渡るゲート 絶縁膜、導電体層、第1絶縁膜を顧欠形成する工程と、 前記半導体チップのセル領域に位置する第1絶縁膜、導 電体層及び前記ゲート絶縁膜をパターニングして、前記 導電体層より成る格子状のゲート電極を形成する工程

前記ゲート電極をマスクにして前記ドレイン層の表層に 逆導電型の不純物を注入してチャネル領域を形成し、前 記ゲート電極をマスクにして前記チャネル領域上に一導 電型の不純物を注入して一導電型の第1不純物領域層を 形成する工程と、

前記全面に第2絶縁膜を形成する工程と、

前記第1不純物領域層の中央部およびゲートコンタクト 領域に対応する第2 絶縁膜および/または第1 絶縁膜を エッチングし、第1不純物領域の中央部を完全に取り除 いた除去領域を形成することでソース領域を形成し、こ 20 の除去領域を介して一導電型のボディ・コンタクト領域 を形成する工程と、

前記ゲート電極にサイドウォールを形成する工程と、 前記ソース領域にソース電極を、前記ゲートコンタクト 領域にゲート電極を形成する工程とを有することを特徴 とする半導体装置の製造方法。

【請求項2】 前記除去領域を形成する工程に於いて、 前記周辺領域の一部にゲート電極が取り除かれた開口部 を形成する請求項1記載の半導体装置の製造方法。

いて、前記周辺領域の開口部に位置する第2絶縁膜をマ スクで覆う請求項2記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置の製造方 法に関し、さらに詳しくいえば、パワーMOSFETの 製造工程におけるマスク工程の削減、およびこのプロセ スで生じる寄生容量の抑制構造に関する。

[0002]

【従来の技術】以下で、従来のパワーMOSFETとそ 40 次に、再び全面に不図示のフォトレジストを塗布し、フ の製造方法について図面を参照しながら説明する。図5 は従来のパワーMOSFETの構造を示す断面図であっ て、図6~図8は、従来のパワーMOSFETの製造方 法を説明する断面図である。

【0003】従来のパワーMOSFETは、図5に示す ように、n+型の半導体基板1上にn-型のエピタキシ ャル層からなるドレイン層IAが形成され、その表層の 一部に、p型不純物拡散によって形成されたチャネル領 域6が形成されている。その中央にはp+型不純物が拡

り、これを囲むようにしてn+型不純物拡散で形成され たソース領域7がチャネル領域6の表層に設けられてい

【0004】また、後述のバッド電極10を形成する領 域には厚い絶縁膜3が設けられている。

【0005】さらにチャネル領域6及びソース領域7の 一部領域と重複するように、ゲート絶縁膜2,ゲート電 極4が順次チャネル領域6上に形成されている。

【0006】また、ゲート電極4を被覆するようにPS 10 G (Phospho-Silicate Glass) 膜5が形成されている。 とのPSG膜5には、絶縁膜3が形成された領域の一部 に、開口が設けられており、ここから露出するゲート電 極4とコンタクトをとるようなパッド電極10が、この 開口及びその周辺に形成されている。

【0007】また、ソース領域7,ボディ・コンタクト 領域8の上には、ソース領域7とのコンタクトをとるた めのソース電極配線9が形成されている。

【0008】上記のパワーMOSFETの製造工程につ いて図6~図8を参照しながら以下で説明する。

【0009】まず、n+型の半導体基板1上に、n-型 のドレイン層1Aをエピタキシャル成長によって形成す る。次に、その上に厚い酸化膜3を形成し、フォトリソ グラフィ工程でレジスト膜を選択的に形成し、これを第 一回目のマスクにしてバターニングしてバッド電極用の 絶縁膜3を形成した後に、再びゲート絶縁膜2となる酸 化膜を形成する。次に、全面にポリシリコン膜4Aを形 成する。(以上図6参照)

以下、厚い酸化膜が形成された領域を周辺領域と呼ぶ。 【0010】次いで、ポリシリコン膜4A上にフォトレ 【請求項3】 前記サイドウォールを形成する工程化於 30 ジスト膜を形成し、パターニングされたレジスト膜を第 2回目のマスクにしてポリシリコン層と酸化膜とをエッ チングして、図7に示すようにゲート絶縁膜2とゲート 電極4とを形成する。ことでゲート電極4は、格子状に 形成され、以下、ゲート電極が格子状に形成される領域 をセル領域と呼ぶ。

> 【0011】次に、これらのゲート絶縁膜5、ゲート電 極4をマスクにして p型の不純物を注入して、ドレイン 層 L A の表層の一部にチャネル領域6を形成する。(以 上図7参照)

オトリングラフィ法によってチャネル領域6の中央部に 選択的に形成されるように第3回目のフォトレジスト膜 をパターニングし、これをマスクにしてn型不純物をチ ャネル領域6に注入してソース領域7を形成する。その 後、このレジスト膜を除去し、再びフォトレジストを塗 布して中央部に開口ができるようにこれをバターニング した後に、新たなこのレジスト膜(不図示)を第4回目 のマスクにしてp型不純物をチャネル領域3上に注入し て、ボディ・コンタクト領域8を形成する。次いで、第 **散されてなるボディ・コンタクト領域8が形成されても SO 4回目のレジスト膜を除去して全面にPSG膜を形成す**

(3)

特期2000-91565

る(以下図8参照)。

【0012】その後、不図示のレジスト膜をPSG膜5 上に形成して、パッド電極を形成する周辺領域と、ボデ ィ領域8とソース領域7の一部領域に開口が形成される ようにフォトリソグラフィ法によってパターニングし、 これを第5回目のマスクにしてPSG膜5をエッチング ・除去する。次いで、全面にアルミ等の金属を蒸着等で 形成し、これを第6回目のマスクによりパターニング し、路出されたボディ領域8とソース領域7の一部領域 に接するようにソース電極9を、絶縁膜3の上にはパッ 10 ながら説明する。 ド電極10を、それぞれ形成することにより、図5に示 すような構造のパワーMOSFETが形成されることに なる。

[0013]

[発明が解決しようとする課題] 以上で説明したプレー ナ型のパワーMOSFETについては、

- 1) 最初のボンディングパッド用の厚い酸化膜を形成す るためのマスク形成工程
- 2) ゲート電極を形成するためのバターニング用マスク の形成工程(図7)
- 3)ソース領域7を形成するためのレジストマスク形成 工程(図8)
- 4) ボディ領域8を形成するためのレジストマスク形成 工程(図8)
- 5) ソース領域7のコンタクトホールをPSG膜8に形 成する際のレジストマスク形成工程
- 6) バッド電極10やソース電極配線9配をパターニン グするためのレジストマスク形成工程

に於いて、バターニングのためのフォトリソ工程に用い クが必要になる。

【0014】 このため、マスク工程やこれに付随する工 程が非常に多くなり、製造工程が禁雑になり、製造コス トが高くなってしまうという問題が生じていた。

(0015)

【課題を解決するための手段】本発明は上記従来の欠点 に鑑み成されたもので、第1に、半導体チップ周囲に渡 りゲート絶縁膜、導電体層、絶縁膜を順次形成する工程 により、マスクを一枚削減でき、前配ゲート電極をマス クにして、チャネル領域と第1不純物領域層を形成し、 その後、前記第1不純物領域層の中央部およびゲートコ ンタクト領域に対応する第2絶縁膜および/または第1 絶縁膜をエッチングし、第1不純物領域の中央部を完全 に取り除いた除去領域を形成することでソース領域を形 成し、との除去領域を介して一導電型のボディ・コンタ クト領域を形成し、前記サイドウォールを介してメタル を形成すると、合計三枚のマスクで実現できる。

【0016】第2に、前記除去領域を形成する工程に於 いて、前配周辺領域の一部にゲート電極が取り除かれた 開口部を形成することで、工程を増やすことなく周辺領 50 い。

域に除去領域ELを形成でき、寄生容量の増大を防止で きる。

【0017】第3に、前記サイドウォールを形成する工 程に於いて、前記周辺領域の開口部に位置する第2絶縁 膜をマスクで覆えば、開口部の絶縁耐圧を向上させると とができる。

[0018]

【発明の実施の形態】以下で、本発明の実施形態に係る ブレーナ型のパワーMOSFETについて図面を参照し

【0019】図4は本発明の実施形態に係るプレーナ型 のパワーMOSFETの構造について説明する断面図で あって、図1~図4は本実施形態に係るプレーナ型のパ ワーMOSFETの製造方法について説明する断面図で

【0020】尚、とこでは一例としてN型パワーMOS FETの製法を述べるが、導電型を変えることでP型の パワーMOSFETも同様な製法で可能である。

【0021】 このパワーMOSFETは、図4に示すよ うに、n+型の半導体基板 1 1 上にn - 型のエピタキシ ャル層からなるドレイン層llAが形成され、その表層 の一部に、p型不純物拡散によって形成されたチャネル 領域16が形成されている。その中央には凹部〇B1が 形成されており、これを囲むようにしてn+型不純物拡 飲で形成されたソース領域17がチャネル領域16の表 層に設けられている。

【0022】ドレイン居11A上の、ソース領域17の 近傍には、ゲート絶縁膜12, ゲート電極13及びNS G膜14が順次形成されている。これらのゲート絶縁膜 るフォトマスクが必要なので、都合6枚ものフォトマス 30 12,ゲート電極13及びNSG膜14の側壁には、や はりNSG膜からなるサイドウオール18が形成されて いる。前記凹部〇BIは、その端部がソース領域17の 端部と一致するように形成されている。またこの凹部O B1を介してP++型のボディ・コンタクト領域BCが 形成されている。

> 【0023】また、ゲート電極13を被覆しているNS G膜14の一部には開口部OPが形成されており、開口 部〇Pの右側にあるNSG膜は、除去領域ELが設けら れている。

40 【0024】さらに、チャネル領域16の中央に形成さ れた凹部OB1を被覆するように、AISiよりなるソース 電極配線19が形成されており、また、ATSiよりなり、 前述したNSG膜14の開口部OPを介してゲート電極 13とのコンタクトをとるためのゲート電極配線20 が、上述のNSG膜14上に形成されている。

【0025】また図4では図示されていないが、必要に より、図9のように、除去領域ELにも、前記凹部OB 1と同時に形成される凹部〇B2を同時に形成し、凹部 OB2を後述するチャネルストッパとして採用しても良 (4)

特開2000-91565

【0026】また半導体基板11の裏面にはドレイン電 極Dが形成されている。

[0027]次にパワーMOSFETの製造工程につい て説明する。

【0028】まず、図1の様にn+型の半導体基板11 上に、n-型のドレイン層11Aをエピタキシャル成長 によって形成する。次に、後にゲート絶縁膜12となる 酸化膜12A、ポリシリコン膜13AおよびNSG膜1 4を堆積する。

不図示のフォトレジスト膜を形成し、パターニングされ たレジスト膜を第1回目のマスクにしてNSG膜14. ポリシリコン層13A及び酸化膜12Aとをエッチング して、ゲート絶縁膜12とゲート電極13とを形成す る。ととでゲート電極は、格子状に形成されている。こ こでは、ゲート電極13のパターニングと同時に、除去 領域ELを形成している。との除去領域は、本発明の特 徴とする所であり、周辺領域に形成されたゲート電極し 3、ゲート絶縁膜12および半導体層により発生する寄 生容量の増加を抑制するために設けている。

[0030]次に、とれらのゲート絶縁膜12. ゲート 電極13、NSG膜14をマスクにしてp型の不純物を 注入・拡散するととでドレイン層11A上にチャネル領 域16を形成する。その後、n+型の不純物をチャネル 領域16の表層に注入し、のちにソース領域となるn+ 型不純物拡散領域17Aを形成する。

【0031】その後全面にNSG膜15Aを再び形成す ることにより、図2に示すような構造を得る。

. 【0032】次いで、フォトレジストを塗布してフォト リソグラフィ法でゲート電優13の形成領域の一部に開 30 れるため、特性劣化、ショート等の問題は無くなる。 口が形成されるようにパターニングし、このレジストP R2を第2回目のマスクにしてNSG膜14.15Aを エッチングして隣口部OPを形成すると同時に、ボディ ・コンタクト領域BCに対応する凹部OB1を形成す る.

【0033】図2からも判る通り、ボディ・コンタクト 領域BC上には、NSG膜15Aが形成され、ゲート電 極13のコンタクトとなるOPの部分には、NSG膜1 4、15Aが二層に成って形成されている。

【0034】ゲート電極13の膜厚、不純物拡散領域1 40 通じて、フォトマスクが必要な工程は、 7Aの拡散深さにもよるが、最終的には、スペーサ18 を形成するエッチバックで、OBlの底部は、ソース領 域の底部よりも深くエッチングされ、関口部OPは、ポ リSiが蕗出されればよい。

【0035】例えば、PR2でNSG膜15Aをエッチ ングし、凹部OB1では、半導体層を露出させ、OPで は、NSG膜14を露出させ、続いて、このマスクPR 2をマスクにして、またはこのマスクを取り除さNSG 膜15Aをマスクとして更にエッチングし、OP部では 部よりも深くエッチングしても良い。

【0036】そして前記凹部OB1の開口部を介してP ++型のボディ・コンタクト領域BCを例えば、イオン 注入により形成する。

【0037】その後、全面をエッチバックして、NSG 膜14, ゲート電極13, ゲート絶縁膜12の側壁にN SG贖15からなるサイドウオール18を形成する。 C とでも、チャネル領域16の凹部OB1、ゲートコンタ クトOPが若干ェッチングされるため、ここの工程で最 [0029]次いで、図2のように、NSG膜14上に 10 菸的に、OP部ではゲート材料がエッチングされ、同時 にOB1ではソース領域の底部よりも深くエッチングさ れるようにしても良い。

> 【0038】どちらにしても、最終的には、n型不純物 拡散領域17Aは凹部OB1により中央が取り除かれ、 このn型不純物拡散領域の各々が、ソース領域17とし て形成される。

> 【0039】とこで除去領域ELにもサイドウォールが 形成され、半導体層が露出される。

【0040】との後、全面にAlSiをCVD法やスパッタ 20 等で堆積成膜し、これをパターニングすることにより、 露出されたボディ・コンタクト領域BCとソース領域1 7に接するようにソース電極配線19を、ゲート電極と コンタクトをとるためのゲート電極配線20を、それぞ れ形成することにより、図4に示すような構造のパワー MOSFETが完成する。また半導体基板の裏面にドレ イン電極Dが形成される。

【0041】また図面では、説明していないが、半導体 層が露出している除去領域ELは、この後、パシベーシ ョン膜(Si3N4膜やポリイミド膜等)が全面に被覆さ

【0042】以上説明したように、本実施形態に係る半 導体装置の製造方法によれば、ゲート電極13を選択的 に形成した後、チャンネル領域16と不純物拡散領域1 7Aを形成し、更にNSG膜15Aを全面に形成し、ゲ ートコンタクト〇Pの形成と同時に不純物拡散領域17 Aを分断してソース領域を形成しているので、従来例の ソース領域を形成する際に必要であったフォトマスクエ 稈が削減できる。

【0043】従って、本発明の実施形態では、全工程を

- 1) ゲート電極を形成するためのパターニング用マスク の形成工程(図2)
- 2)ゲート電極とのコンタクト(ソース領域を形成する ための凹部() 日1形成)をとるための開口() Pを形成す る工程
- 3) 配線層をパターニングするためのマスク形成工程 の3工程だけで済む。

【0044】とのように、本実施形態では都合3枚のフ ォトマスクを使用するだけでよく、6枚のフォトマスク ゲート材料をエッチングし、OB1ではソース領域の底 50 を用いていた従来と異なり、マスク工程やこれに付随す (5)

特開2000-91565

る工程が非常に多くなり、製造工程が繁雑になり、製造 コストが高くなってしまうという問題を抑止することが 可能になる。

【0045】また図9のように、凹部OB1の形成と同 時に凹部OB2を形成することで、OB2を、ゲート電 極13の下層から半導体チップの周辺に流れる電流のチ ャネルストッパーとして採用することができる。

【0046】またマスクが一枚増えるが、図10のよう に、エッチバックする際に、除去領域ELの上をホトレ シストPRでカバーすれば、除去領域ELは、NSG膜 10 【図1】本発明の実施形態に係るパワーMOSFETの 15 Aでカバーされ、露出を防止できる。 この完成図が 図10であり、メタル配線が形成されている。尚、こと でも図9の〇B2を形成しても良い。 このようなプロセ スでは、周辺領域に、NSG膜が2層形成されるため、 ボンディング時の衝撃を吸収することができる。

【0047】以上の説明に於いて、絶縁膜としてNSG 膜14、15を用いたが、従来例で説明したPSG膜で も良い。また符号14をNSG膜(またはPSG膜) で、符号15AがPSG膜(またはNSG膜)でも良 61.

[0048]

[発明の効果]以上説明したように、厚い酸化腹の省 略、ソース領域を形成する際に必要であったフォトマス ク工程を省略したため、発明の実施形態では、全工程を 通じて、フォトマスクが必要な工程は、

- 1) ゲート電極を形成するためのバターニング用マスク の形成工程
- 2)ゲート電極とのコンタクトをとるための開口を形成 する工程
- 3) 配線層をバターニングするためのマスク形成工程 の3工程だけである。


*【0049】とのように、本実施形態では都合3枚のフ ォトマスクを使用するだけでよく、6枚のフォトマスク を用いていた従来と異なり、マスク工程やこれに付随す る工程の削減が可能になり、製造工程の省力化、製造コ ストの大幅な削減が可能になる。

【0050】また周辺領域に位置するゲート電極の一 部、このゲート電極の一部の下層のゲート絶縁膜を取り 除くことで、寄生容量の増大を抑制できる。


【図面の簡単な説明】

- 製造方法を説明する断面図である。
- 【図2】本発明の実施形態に係るパワーMOSFETの 製造方法を説明する断面図である。
- 【図3】本発明の実施形態に係るパワーMOSFETの 製造方法を説明する断面図である。
- 【図4】本発明の実施形態に係るパワーMOSFETの 製造方法を説明する断面図である。
- 【図5】従来のプレーナ型のパワーMOSFETの構造 を説明する断面図である。
- 20 【図6】従来のパワーMOSFETの製造方法を説明す る断面図である。
 - 【図7】従来のパワーMOSFETの製造方法を説明す る断面図である。
 - 【図8】従来のパワーMOSFETの製造方法を説明す る断面図である。
 - 【図9】本発明の製造方法の変形例を説明するパワーM OSFETの断面図である。
 - 【図10】本発明の製造方法の変形例を説明するパワー MOSFETの断面図である。
 - 【図11】本発明の製造方法の変形例を説明するパワー MOSFETの断面図である。


[図1]




【図2】




特開2000-91565



(6)





18/23

(7)

特開2000-91565

